Une architecture SMT pour le temps-réel strictReport as inadecuate




Une architecture SMT pour le temps-réel strict - Download this document for free, or read online. Document in PDF available to download.

1 IRIT - Institut de recherche en informatique de Toulouse

Résumé : Les processeurs multi-flot simultané Simultaneous Multithreading ou SMT peuvent être de bons candidats pour satisfaire les exigences en performances toujours croissantes des applications embarquées. Toutefois, les architectures SMT classiques ne présentent pas toujours la prévisibilité temporelle nécessaire pour permettre une analyse statique de temps d-exécution pire cas Worst-Case Execution Times ou WCET. Dans cet article, nous analysons la prévisibilité de différentes politiques de contrôle des ressources partagées implémentées sur les coeurs SMT existants. Ensuite, nous proposons une architecture SMT conçue pour exécuter un thread temps-réel strict de façon à ce que son temps d-exécution pire cas soit analysable même si d-autres threads non critiques sont exécutés simultanément. Des résultats expérimentaux montrent que cette architecture reste performante, en moyenne et dans le pire cas.

Mots-clés : temps-réel architecture de processeur temps d-exécution pire cas WCET





Author: Jonathan Barre - Christine Rochange - Pascal Sainrat -

Source: https://hal.archives-ouvertes.fr/



DOWNLOAD PDF




Related documents