en fr Study of electrical characteristics of tri-gate NMOS transistor in bulk technology Étude des caractéristiques électriques dun transistor à trois grilles réalisé en CMOS avec lintégration de tranchées capacitives Report as inadecuate




en fr Study of electrical characteristics of tri-gate NMOS transistor in bulk technology Étude des caractéristiques électriques dun transistor à trois grilles réalisé en CMOS avec lintégration de tranchées capacitives - Download this document for free, or read online. Document in PDF available to download.

1 INL - Institut des Nanotechnologies de Lyon - Site de l-UCBL

Abstract : One of the recent solutions to overcome the scaling limit issue are multi-gate structures. One cost-effective approach is a three-independent-gate NMOSFET fabricated in a standard bulk CMOS process. Apart from their shape, which takes advantage of the three-dimensional space, multi gate transistors are similar to the conventional one. A multi-gate NMOSFET in bulk CMOS process can be fabricated by integration of polysilicon-filled trenches. This trenches are variety of the applications for instance in DRAM memories, power electronics and in image sensors. The image sensors suffer from the parasitic charges between the pixels, called crosstalk. The polysilicon - filled trenches are one of the solution to reduce this phenomenon. These trenches ensure the electrical insulation on the whole matrix pixels. We have investigated its characteristics using l-V measurements, C-V split method and both two- and three-level charge pumping techniques. Tts tunable-threshold and multi-threshold features were verified. Tts surface- channel low-field electron mobility and the Si-SiO2 interface traps were also evaluated. We observed no significant degradation of these characteristics due to integration of polysilicon-filled trenches in the CMOS process. The structure has been simulated by using 3D TCAD tool. Tts electrical characteristics has been evaluated and compared with results obtained from electrical measurements. The threshold voltage and the effective channel length were extracted. Tts surface-channel low-field electron mobility and the Si-SiO2 interface traps were also evaluated. Owing to the good electrical performances and cost-effective production, we noticed that this device is a good aspirant for analog applications thanks to the multi-threshold voltages

Résumé : Afin de dépasser la limite d-échelle, il existe une solution innovante qui permet de fabriquer des structures multi-grilles. Ainsi, un NMOSFET composé de trois grilles indépendantes fabriquées dans la technologie CMOS. En dehors de leur forme, géométrique, le transistor multi-grille est similaire à une structure classique. Une multi-grille NMOSFET peut être fabriquée par l-intégration de tranchées de polysilicium. Ces tranchées sont utilisées dans diverses applications telles que les mémoires DRAM, électronique de puissance ou de capteurs d-image. Les capteurs d-image présentent le problème des charges parasites entre les pixels, appelées diaphonie. Les tranchées sont l-une des solutions qui réduisent ce phénomène. Ces tranchées assurent l-isolation électrique sur toute la matrice des pixels. Nous avons étudié ses caractéristiques en utilisant des mesures I-V, méthode du split C-V et de pompage de charge à deux et à trois niveaux. Son multi-seuil caractéristique a été vérifié. Nous n-avons observé aucune dégradation significative de ces caractéristiques grâce à l-intégration des tranchées. La structure a été simulée par la méthode des éléments finis en 3D via le logiciel TCAD. Ses caractéristiques électriques ont été simulées et confrontées avec les résultats obtenus à partir de mesures électriques. La tension de seuil et la longueur de canal effective ont été extraites. Sa mobilité effective et les pièges de l-interface Si-SiO2 ont également été simulés ou calculés. En raison des performances électriques satisfaisantes et d-un bon rendement, nous avons remarqué que ce dispositif est une solution adéquate pour les applications analogiques grâce aux niveaux de tension multi-seuil

en fr

Keywords : Simulations TCAD Pompage de charges à deux et à trois niveaux Méthode du split C-V Transistor multi-grille

Mots-clés : Multi-gate transistor C-V split method Two and three level charge pumping TCAD simulations





Author: Inga Jolanta Zbierska -

Source: https://hal.archives-ouvertes.fr/



DOWNLOAD PDF




Related documents